[지디넷코리아]앞으로 몇 년은 반도체 업체들에 있어서 불투명한 시기가 될 것이다. 2007년 말 반도체 업체들은 45나노미터 공정을 채용한 제품을 생산할 계획이다. 이는 무어의 법칙에 따른 다음 단계라고 볼 수 있다. 2년 후에는 32나노미터 칩으로 전환하게 된다.

이들 생산라인에서 만들어진 칩들은 더 빠르고 에너지도 덜 소모하며 더 많은 트랜지스터를 포함하며 생산비도 싸다. TI는 휴대폰용 45나노미터 칩이 성능은 30% 향상되면서 전력은 40%나 덜 사용하게 될 것이라고 말했다. 따라서 소비자들은 배터리를 크게 사용하지 않고서도 게임이나 TV 시청을 즐길 수 있다.

그러나 이런 칩의 생산은 쉽지 않기 때문에 업체들은 현재 사용중인 기초 소자와 공정을 바꿔야 한다. 실수가 있다면 경쟁사보다 몇 분기나 뒤처지게 된다.

TU의 공정기술 디렉터인 피터 리콧은 "45나노미터로의 전환을 어렵게 하는 이유는 몇 가지가 있지만 우리는 과거에도 이를 경험했다"라고 말했다.

칩 제조사별로 제조 공정기술 적용
이번 주 호놀룰루에서 주요 업체와 대학의 과학자들이 2006 Symposium on VLSI Circuits 학회에 모인다. 이 행사는 IEEE(Institute of Electrical and Electronics Engineers) 가 후원한다.

인텔은 이번 컨퍼런스에서 자사의 트라이-게이트 트랜지스터를 설명할 예정이다. 표준 트랜지스터에서는 전자가 게이트라 불리는 평면상의 채널을 통해 소스에서 드레인으로 흐른다. 트라이-게이트는 수직 2개, 수평 1개, 총 3개의 게이트를 채용하는데 일종의 상자와 같다고 보면 된다.

트라이-게이트는 철로 된 계층을 포함하는데 이는 크게 변화된 것이다. 기존 게이트들은 중합 실리콘을 사용한다. 이런 트랜지스터들은 또한 고급의 스트레인드(strained) 실리콘을 포함한다. 전체적으로 트라이-게이트 트랜지스터는 동일한 전력 수준에서 기존 65나노미터 트랜지스터 대비 35%의 성능 향상을 보인다고 인텔의 요소 기술 디렉터인 마이크 메이베리가 말했다.

인텔이 트라이-게이트 프로토타입 칩을 만들었지만 트라이-게이트는 인텔의 45나노미터 칩에 채용되지 않을 것이다. 메이베리는 "32 혹은 22나노미터 공정에서 사용될 가능성이 높다"라고 말했다.

그는 인텔의 45나노미터 칩에서 철이 중합 실리콘을 대체할지에 대해서는 언급하지 않았다. 평면 트랜지스터에서는 철이 중합 실리콘을 대체할 수 있다.

한편 TI는 단지 0.24 제곱 마이크론만 차지하는 45나노미터 SRAM 메모리 셀을 선보일 예정으로 이는 다른 업체들이 현재까지 공개한 테스트 45나노미터 SRAM 셀보다 약 30%나 작다. SRAM 셀은 새로운 공정을 테스트하기 위해 자주 사용된다.

TI가 이렇게 작은 크기를 달성할 수 있었던 이유는 담금 석판 기술을 채용하기로 결정했기 때문이다. 이 방식은 실리콘 웨이퍼가 담궈진 상태에서 칩에 회로를 그린다. TI는 또한 공정의 다른 측면들을 개선했다.

상용 제품에 담금 기술을 수용한 TI는 경쟁사를 앞서나가고 있다. IBM은 2, 3년 후 시작될32나노미터 칩에 니모(Nemo) 담금 시스템을 사용할 계획이다. 인텔은 45나노미터 칩에서는 담금 기술을 사용하지 않지만 32나노미터 칩에 사용할 계획이다.

45나노미터에서 담금 석판 기술을 이용한 TI는 건조 기술을 사용하는 경우에 비해 더 많은 트랜지스터를 새길 수 있다.

리콧은 "밀도를 두 배로 만들려고 노력하고 있으며 분석결과 건조 기술로는 가능하지 않았다. 담금 기술이 설계 규칙에 반영돼 있다"라고 말했다.

22나노미터 칩이 결정타 예고
제조업체들이 45나노미터 칩을 출시하는 시기는 회사마다 다르다. 무어의 법칙에 따라 매 2년 마다 새로운 공정기술을 선보이는데 가장 성공적인 업체였던 인텔은 45나노미터 칩의 생산을 2007년 말부터 시작한다. 인텔은 2005년 말 최초의 65나노미터 칩을 출시한 업체의 하나였다.

TI는 2007년 말 45 나노미터 칩 샘플을 출시할 계획이며 2008년 생산을 시작한다. 또한 TI는 다양한 칩에 대해 다양한 방식을 적용해 성능, 가격, 전력 효율에 따른 다양한 조합에 따른 최적화를 실행할 예정이다. TI는 자사의 45나노미터 공정을 사용해 만들어진 고성능 마이크로프로세서에 철 게이트를 사용할 계획이다.

모토로라에서 분사한 프리스케일 세미컨덕터는 전력 소모를 30%까지 줄일 수 있다는 SOI (silicon-on-insulator) 기술을 이번 컨퍼런스에서 선보인다. 그러나 프리스케일은 이 기술을 45나노미터 칩에 적용할 지 여부에 대해 언급하지 않았다.

한편 AMD는 2008년 중반 45나노미터 칩의 생산을 시작할 계획이다. 이는 이 회사의 계획이 앞당겨졌음을 의미한다. AMD는 아직 65나노미터 칩도 출시하지 않고 있다. 2008년 중반 목표를 달성할 수 있다면 인텔이 현재 누리고 있는 공정상 우위를 좁히게 된다고 AMD 관계자들은 말했다.

칩에 포함된 트랜지스터 개수는 매 2년마다 두 배로 증가한다는 무어의 법칙이 언제까지 지속될까? 비평가들은 2012년 혹은 2014년 22나노미터 칩이 나오기 시작하면 멈출 수 있다고 말한다. 이 시점이 되면 반도체 업체들은 트랜지스터가 아닌 새로운 구조를 수용해 신호를 보내게 될 것이다. 더 이상 트랜지스터를 소형화하는 것이 경제적으로 가능하지 않기 때문이다.

그러나 다른 이들은 나노와이어와 같은 신물질이 트랜지스터의 수명을 몇 년 더 연장시킬 것이라고 말한다. 또한 트랜지스터 크기를 줄이지 않고 수직으로 쌓는 기술은 현재 트랜지스터 소형화로 달성하고 있는 고성능이나 비용 감소와 같은 많은 혜택을 지속적으로 가능하게 할 것이다.

어찌됐던 2021년이 되면 트랜지스터 크기가 너무 작아져서 전자가 트랜지스터를 통과해 떠다니게 될 것이다.@