[지디넷코리아]칩의 기가 헤르쯔 경쟁이 재현되고 있으며, IBM의 브래드 맥크레디(Brad McCredie)는 이 전쟁을 위해 중무장하고 있다.

프로세서 업체들은 칩의 소비 전력을 억제하면서, 그 성능을 실제로 향상시켜가고는 있지만 동작 주파수를 끌어올리는 것은 어려워지고 있다. 그 결과 인텔이나 썬마이크로시스템즈, AMD는 예를 들어 1매의 실리콘상에 여러 개의 프로세서 코어를 탑재하거나 쓰레드로 불리는 일련의 명령군을 동시에 실행하는 것 등, 다른 특징을 강조하고 있다.

그러나 IBM는 이번 달에 열린 「International Solid State Circuits Convention(ISSCC)」에서 현재 개발이 진행되고 있는 「파워6(Power6)」프로세서의 동작 주파수가 최저에도 4GHz가 된다고 발표했다. 이것은 인텔이 2004년에 펜티엄(Pentium)으로 달성하려다 실패한 것과 같은 속도다.

파워6의 설계 수석 아키텍터인 브래드 맥크레디(Brad McCredie)는 1991년에 IBM의 메인프레임 부문에서 일하기 시작했다. 그 후 그는 텍사스주 오스틴(Austen)에 있는 파워 프로세서의 개발 팀으로 옮겨, IBM의 유닉스 서버 심장부의 개발에 종사해 왔다. IBM는 최근 썬마이크로시스템즈가 오랫동안 선두를 유지하고 있는 유닉스 서버 시장에서 점유율을 늘렸지만, 향후에도 점유율을 늘려 갈 수 있을 지는 맥크리디에게 달렸다.

최악의 속도가 4 GHz라는 동작 속도를 실현할 수 있다면 IBM는 타사를 리드하게 된다. 하지만 동사는 파워6의 개발에 난관을 맞았다. 2004년에 동사는 파워6을, 2006년에는 더 고속인 「파워6+」를 2007년에 발표한다고 했다. 그러나 맥크레디에 의하면 현재 파워6의 발표는 2007년에 예정되었다고 한다.

맥크레디는 CNET News.com과의 인터뷰에서 ISSCC를 위해서 새로 쓴 논문(공저)에 대하고 이야기를 했다.

IBM에 있어서 이번 컨퍼런스에서의 빅 뉴스는?
메인 테마는 파워6 시스템의 설계이다. 일반에 제공되기까지는 아직 1년이 남아있지만 우리가 이 컨퍼런스에서 전하고 싶었던 것은 파워6의 개발은 현재도 일정대로 진행되고 있어 향후도 이 페이스를 유지한다는 것이다. 우리는 2001년에 파워4를, 그 다음에 2004년에 파워5를 발표했다. 그리고 파워6를 2007년에 발표할 계획은 순조롭게 진행되고 있다. 이번 컨퍼런스에서는 패스 2(제2세대의 프로토 타입)의 결과를, 퍼포먼스의 수치로 나타냈다. 우리는 높은 동작 주파수의 목표에 도달했다.

경쟁사의 상당수는 기가 헤르쯔 경쟁을 단념했다고 하는데?
높은 동작 주파수는, 매우 강력한 메시지로 세상에 알려져있다. 높은 동작 주파수에서 멀어지려는 사람도 있을지 모르지만 우리는 지금도 거기에 주력하고 있다. 우리는 소비 전력이 매우 큰 회로나, 스테이지수를 20, 30, 40으로 늘린 파이프라인이라는 방향이 아니다. 그런 방향은 동작 주파수를 올리기 위해서 퍼포먼스를 희생하게 되기 때문이다.

1명령을 많은 다양한 스텝에 분할해, 그것들에 알맞는 수에까지 파이프라인의 스테이지수를 늘리는 것으로, 복수의 명령을 동시에 처리할 수 있게 되는가?
파이프라인의 스테이지수는, 명령의 실행이 개시되고 나서 애플리케이션 혹은 유저가 그 결과를 받을 때까지의 지연의 지표가 된다(스테이지수가 많은 파이프라인은). 식기를 씻기 위한 세면대를 세정용, 1회째의 헹굼용, 2번째의 헹굼용•••과 같이 여러 개 준비하는 것과 같다. 동작 주파수를 올리기 위해서 파이프라인의 스테이지수를 늘리면, 명령의 처리 시간이 길어진다. 동작 주파수를 두 배 올리고 파이프라인의 수가 두 배가 된다고 해도 퍼포먼스는 그만큼 향상하지 않는다. 우리는 파워6의 동작 주파수를 파워5의 2배로 끌어올렸지만 파이프라인의 스테이지수는 파워5의 경우와 같다.

파워5+에서는 90나노미터의 제조 프로세스를 채용한 것에 비해 파워6에서는 보다 개선된 65나노미터의 제조 프로세스를 채용하고 있다(1나노미터는 10억분의 1미터이며, 회로를 작게 하는 것으로 칩을 보다 작고, 보다 저가로 제조할 수 있다). 65나노미터 프로세스로의 결과는 어떤가?
65나노미터 프로세스의 결과에는 매우 만족한다. 동작 주파수를 보면 알 수 있듯이 훌륭하다. 어떤 논문에서는 최대 동작 주파수가 5.1GHz에 이르렀다고 하는 결과도 제시했다. 65나노미터는 90나노미터의 2배의 성능을 발휘할 만큼 우수한다.

제품화 될 파워6 칩의 동작 주파수는 어느 정도인가?
아직 결정할 수 없다. 실제로 출하되는 제품의 동작 주파수는 이 칩을 탑재하는 시스템 환경에 따라서 결정된다. 칩 환경은 시스템 개발에 앞선다. 시스템 환경은 소비 전력이나 발열량과 같은 다른 제약에 부과된다. 이러한 일을 고려한 다음 최종적인 동작 주파수를 결정하는 것이 가능하다. 최종적인 동작 주파수는 4 GHz에서 5 GHz의 사이가 될 것이라고 알려졌다.

그러한 속도는 어떻게 실현되나?
브라이언 커란(Brian Curran, ISSCC에서 발표한 IBM의 4 Hz 칩에 관한 논문의 주요 저자)이 분명히 했다. 파이프라인의 스테이지수를 유지한다면, 각 스테이지의 논리 회로수를 반으로 해야 한다. 우리는 결국 회로에 2배, 3배의 일을 처리시켜, 일련의 트랜지스터에 복수의 기능을 할당해야 했다. 이로 인해 빗장간의 게이트 지연을 반으로 할 수 있었지만, 회로는 더 개선되어야 했다.

새로운 칩은 2007년에 발표한다고 하는데 그것은 IBM가 당초 말했던 시기 보다 늦은 것이 아닌가?
우리는 3년의 주기를 지키려고 하고 있다.

4 GHz 칩에 대해 데이터 대기에 의한 처리 사이클의 낭비가 증가하지 않게, 파워6 시스템 밸런스를 잡으로 노력하는 것으로 알고 있는데..
새로운 칩에 맞추어 시스템 규모의 확장을 실시했다. ISSCC에서는 발표하지 않았지만 우리의 차세대 I/O가 중요한 열쇠 중의 하나가 된다. 또, 제3세대의 「Elastic Interface(EI) 버스」를 위해 메모리와 프로세서간 통신의 규모도 확장하고 있다. 또한 속도를 올리는 것에 그치지 않고 시스템의 구조 전체의 규모를 확대하는 데도 주력하고 있다.

멀티 코어 프로세서가 붐이다. IBM는 듀얼 코어의 파워4로 그 시장을 리드했는데 파워6은 어떤가?
중요한 것은 시스템 스로우풋을 유지해 싱글 코어의 퍼포먼스를 유지하는 밸런스이다. 싱글 코어, 싱글 쓰레드, 단일 프로세서의 퍼포먼스에 의존하는 애플리케이션은 아직 많이 존재하고 있다. 모든 애플리케이션이 멀티 코어(의 이점을 살리기 위해)에 이식되고 있는 것은 아니다. 우리는, 단일 프로세서용 애플리케이션의 싱글 쓰레드시의 성능과 SMP(복수의 쓰레드를 이용한 대칭형 멀티 프로세싱) 시에 있어서의 성능과의 밸런스를 취하려고 노력하고 있다. 이것은 우리가 동작 주파수의 증대를 목표로 한 이유 중의 하나이다.

파워6의 코어수는 몇 개인가?
파워6은 아직(파워5와 같이) 듀얼 코어 칩이다. 그러나 파워5와 같이 1소켓 근처의 코어수를 3개 이상으로 하기 위해서 이 칩을 최대한 이용해 갈 것이다.

다중 칩 모듈 형식의 패키지를 채용하나?
그렇다. 파워5는 1소켓 당 4 코어로 설계된 것으로서는 최초로 시장에 등장한 칩이었다.

파워6에서도 1 코어 당 2쓰렛드가 되는 것인가?
그것에 대해서는 아직 논의하고 있다.

썬의 「울트라스팍(UltraSparc) T1」프로세서(개발 코드명 「나이아가라(Niagara)」)에서는, 싱글 쓰레드의 퍼포먼스보다 쓰루풋(throughput)이 보다 중시되어 다른 밸런스가 되고 있다. 이것에 대해서는 어떻게 생각되나?
여기서의 문제는, 그렇게 말한 것을 추진하고, 성능이라는 하나의 면에 너무 특화하면, 대체로는 귀찮은 사태에 빠지는 것이다. 아키텍트의 일은 결코 편한 것이 아니다. SMP의 퍼포먼스에 대해 쓰루풋(throughput)을 향상시키는 단 한가지 목료를 향해 다른 것들을 무시할 수 있을 만큼 세상은 호락하지 않다.우리는 결국 타협을 봐야 했다. 어떤 단일 고객도 멀티스레화 되지 않는 주요 애플리케이션 한 개는 가져야 한다.

썬은 나이아가라가 모두에게 적합하다고는 말하지 않았다. 나이아가라는 웹 사이트의 호스팅이나 자바 프로그램이라는 프론트엔드 서버 전용이다.
이 세계에서, 특화된 하드웨어에 큰 역할이 있다고는 생각하지 않는다. 우리는 다양한 일을 할 수 있는 범용 목적의 하드웨어에 계속 주력해야 한다. 크레이(Cray)나 씽킹 머신(Thinking Machines) 등 과학기술 계산에 특화한 하드웨어를 구축하고, 사업에 실패한 예는 많이 있다.

칩내의 다양한 부분이 독립적인 스케줄로 동작하는 비동기 클럭은 어떻게 생각하나?개인적으로는 그런 설계는 별로 좋아하지는 않는다. 대규모 프로세서를 구축하기 위한 우리의 툴이나 검증 수단의 대부분이 사용할 수 없기 때문이다.

최근 소비 전력의 증대가 큰 문제다. 파워5에서 파워6으로의 진화할 때 소비 전력은 어떻게 되나?우리가 파워6에서 목적하는 것은 파워5와 같은 클래스, 같은 카테고리이다. 그리고 소비 전력범위를 파워5와 동일한 정도로 하는 것에 성공하고 있다. 우리는 파워6의 소비 전력을 대부분에서 파워5와 같게 억제하고 있다. 소비 전력을 억제하는 것은 누구나 관심을 갖는다.