[지디넷코리아]업계의 예측을 뒤엎고 2000년에 1GHz 칩의 탄생을 보게 될 것 같다. 최근 열린 ISSCC(IEEE Solid State Circuit Conference)에서 IBM과 컴팩은 향후 선보일 1GHz 프로세서에 대한 논문을 발표했고, AMD는 1.1GHz 애슬론 칩의 시제품을 선보였다.

인텔 역시 800MHz로 동작하는 최초의 64비트 칩인 아이타니움(Itanium)과 관련된 세부사항을 공개했다. 인텔은 올 하반기까지 64비트 아이타니움 프로세서와 32비트 1GHz 펜티엄 III 프로세서를 발표할 계획이다. 인텔 중역들은 독자적으로 개발한 새로운 메모리 기술이 아이타니움에 사용될 계획이라고 발표했지만 보다 자세한 사항에 대해서는 언급을 회피했다.
인텔의 IA-64 부문 부사장이며 전무 이사인 가디 싱어는 "우리는 메모리를 장벽으로 여기지 않는다. 용량과 성능의 한계란 존재하지 않는다"고 말했다.

인텔이 공개한 아이타니움은 최대 4개의 프로세서와 65GB의 메모리를 지원하는 460GX 칩셋을 내장하고 최대 12.8GB의 백사이드 버스(backside bus) 데이터 전송률을 자랑한다. 또한 최대 2.1GB/sec의 대역폭을 제공하는 프론트사이드 버스, 64비트 RISC 칩보다 최대 10배까지 빠른 1000 디크립트/sec의 부동소수점 연산 능력, 프로세서 코어와 동일한 속도로 동작하는 레벨 3 캐시 등을 내장한다.

ISSCC에서 AMD는 논문은 발표하지 않았지만 구리칩 기술을 채택한 1.1GHz 애슬론 프로세서를 공개했다. AMD는 올해 안으로 이 칩을 판매할 계획이다. AMD는 1.1GHz 애슬론의 벤치마킹 결과를 공개하진 않았다. 하지만 MyCPU라는 이름의 소프트웨어 프로그램을 실행함으로써 이 칩이 1116MHz로 동작한다는 것을 증명해 보였다.

IBM 역시 기존의 실리콘 트랜지스터를 결합시켜 최대 4.5GHz의 속도를 구현할 수 있다는 내용의 컴퓨터 회로 설계 기법을 발표했다. IBM의 발표 내용에 따르면 이른바 IPCMOS(Interlocked Pipeline CMOS)라 불리는 설계 방식을 활용하면 기존의 고성능 칩에 비해 전력 소비를 절반으로 줄일 수 있다.

IPCMOS 설계의 핵심은 분산 클럭(clock) 기능이다. 원래 클럭은 기본적으로 모든 회로의 동작을 동기화 시키는 것인데 지금까지는 칩 전체의 모든 동작을 동일한 간격으로 실행하는 싱글 클럭에 의존했었다. 이 경우 클럭은 칩의 모든 동작이 완료될 때까지 대기하게 되므로 가장 시간이 많이 걸리는 연산에 의해 칩 전체의 성능이 영향을 받게 된다.
반면 IPCMOS에는 여러 개의 로컬 클럭으로 분산돼 있어 보다 신속한 처리가 가능하다. 로컬 클럭으로 전환하면 여러 개의 프로세스를 나누어 처리할 수 있기 때문에 시간이 많이 걸리는 동작이 완료될 때까지 대기할 필요가 없다.

IBM의 주장에 의하면 클럭을 분산시킬 경우 칩 전체에 클럭 시그널을 전송할 필요가 없기 때문에 전력 소모 또한 줄게 된다고 한다.

IPCMOS 연구 그룹의 멤버인 스탠리 슈스터는 "성능이 향상됨에 따라 칩 전체의 클럭을 동기화 시키는 것은 점점 더 어려워지고 있다. 게다가 이제는 클럭 자체가 칩의 성능을 제한하고 있다. 이 새로운 설계 방식은 차세대의 고속 칩에서 나타날 수 있는 문제점을 극복하는데 도움이 될 것으로 확신한다"고 말했다. 문의: 인텔 www.intel.com. IBM www.ibm.com. 컴팩 www.compaq.com. AMD www.amd.com