[지디넷코리아]프로세서 시장은 급격한 변동을 경험하고 있다. 90년대 중반까지만 해도 MIPS나 알파 등 다양한 아키텍처의 프로세서들이 군웅할거하고 있었으나, 2000년대 초반에 들어오면서 흡수 합병 및 시장에서의 도태 등을 통해 주목할 만한 프로세서 아키텍처는 다섯 손가락으로 셀 수 있을 정도만 남게 되었다.

특히 작년에는 인텔이 아이테니엄 2 프로세서를 출시했고, AMD에서도 x86-64 아키텍처의 옵테론 프로세서를 출시해 인텔에 정면 도전하여 좋은 성과를 거두었으며, 올해 6월에는 썬마이크로시스템즈가 2006년 새롭게 출시될 새로운 서버 제품군에 후지쯔가 개발 중인 SPARC64VI 프로세서를 탑재하겠다고 발표하는 등 많은 변화가 있었다. 가장 최근의 일로는 IBM이 파워5 프로세서를 시장에 내놓은 일이 될 것이다. 이러한 프로세서 시장, 특히 서버 프로세서 시장에 지각 변동이 일어나고 있는 것은 크게 보았을 때 다음과 같은 요인에 의한 것이라고 볼 수 있다.

이와 같은 상황 속에서 가장 주목받고 있는 두 아키텍처를 택하라면 역시 IBM 파워와 인텔 EPIC(아이테니엄) 아키텍처를 들 수 있다. 이 두 아키텍처는 그 성능이나 규모, 기술력에 있어 단연 두각을 보이고 있기 때문이다.

파워 아키텍처의 기술 개요
파워 프로세스는 1970년대 IBM에서 최초로 RISC의 개념이 발명되면서 시작되었다고 할 수 있다. 최초의 파워 제품군이 1990년에 출시된 이래 IBM은 애플, 모토로라와 합작으로 개발한 파워PC 아키텍처와 함께 파워 아키텍처를 꾸준히 발전시켜오고 있다.

먼저, 파워 아키텍처의 기본적인 설계부터 살펴보도록 하자. 파워 아키텍처에는 RISC 아키텍처의 전형적인 특징이 구현되어 있다. 각각의 인스트럭션(명령어, instruction)은 일관성 있는 포맷의 4바이트 고정 길이로 되어 있어 인스트럭션 디코딩(instruction decoding) 기구가 단순화되도록 했다. 한 세트의 범용 레지스터(GPR, General Purpose Register)가 고정 소수점 연산과 메모리 액세스(memory access) 연산을 담당하도록 되어 있고, 유동 소수점 연산을 위해서는 따로 한 세트의 유동 소수점 레지스터(Floating-Point Register)를 제공한다. 모든 연산은 하나의 레지스터 셋에서 원천 연산자를 가져와서 연산 결과를 같은 레지스터 셋에 저장한다.

파워 아키텍처가 다른 RISC 아키텍처와 구별되는 점은 프로그램 흐름 제어와 고정 소수점 연산, 유동 소수점 연산 기능이 각각 기능적으로 분할되어 있다는 것이다. 이 분할로 인해 독립적 인스트럭션 여러 개를 한꺼번에 여러 기능 요소를 이용해 실행할 수 있는 수퍼스칼라(superscalar) 설계가 용이해졌다(<그림 1>)

<그림 1> 파워 및 파워PC 아키텍처

이렇게 기존 RISC 아키텍처와 다른 방향을 취한 것은 전체적인 성능의 증가를 위해서이다. 즉, 다른 RISC 아키텍처들은 가능한 빠른 속도로 인스트럭션을 실행하는 것에만, 다시 말해 사이클 시간을 줄이는 것에만 중점을 두는 데에 비해 파워 아키텍처는 주어진 업무를 끝마치는 데 소요되는 전체 시간을 최소화하는 것에 역점을 두었다. 여기서 전체 시간이란 경로 길이, 인스트럭션 완료에 필요한 사이클의 수, 그리고 사이클 시간의 곱으로 주어진다.

대개의 프로그램에서 인스트럭션들의 20～30%는 로드와 저장이 차지한다. 또한 많은 프로그램에서는 일정한 메모리 접근 방식을 가지는 배열을 다루게 된다. 이 점에 착안하여 파워 아키텍처에는 대개의 로드와 저장 인스트럭션에 갱신 형태를 포함시켜 하나하나의 메모리 접근 뒤에 별도의 주소 연산이 필요하지 않도록 했다.

파워와 파워PC
파워 아키텍처를 처음 접하는 사람은 파워와 파워PC라는 두 가지 이름의 아키텍처에 대해 혼란을 느낄 수도 있다. 이는 1991년의 애플, 모토로라, IBM의 협약의 결과이며, 결론적으로 말해 두 아키텍처는 한 가지에서 나온 것이라고 할 수 있다. 그 배경은 다음과 같다.

기업용 컴퓨터 시장에 있어 성능이 가장 중요한 것은 아니었다. 중요한 것은 기업의 생산성 향상과 비용 절감인데, 이는 컴퓨터 시스템이 얼마나 다양한 업무를 수행할 수 있는가와 직결되어 있다. 즉, 해당 시스템에서 수행할 수 있는 업무 애플리케이션의 다양성이 매우 중요한 것이다. 1990년에는 5개의 RISC 아키텍처가 시장점유율을 다투고 있었는데, 이는 너무 많은 숫자였다. 한 애플리케이션에 대해 개발자들이 유닉스에 대해서만 5개의 버전을 내놓아야 한다면 이는 엄청난 부담이었다. 이러한 시장 상황에 효율적으로 대처하기 위해, 1991년 애플과 모토로라, IBM이 파워 아키텍처에 근거한 새로운 아키텍처를 개발하기로 했다. 이것이 파워PC 아키텍처이고 다음과 같은 목표를 가지고 개발을 시작했다.

파워PC 아키텍처에는 기존 파워 인스트럭션의 대부분을 포함하고 있다. 또 제외된 인스트럭션은 거의 사용되지 않는 것 중 컴파일러가 기존의 다른 인스트럭션으로 대체할 수 있는 것들이 거의 대부분이다. 여기에서도 제외된 극소수의 인스트럭션은 AIX 운영체제에서 에뮬레이션을 해주므로 기존의 파워용 애플리케이션을 그대로 파워PC에서 수행할 수 있다.

파워PC 아키텍처는 64비트 기반으로서 메모리 주소와 고정 소수점 연산이 64비트로 연장되고, 64비트 모드와 32비트 모드간의 동적 변환을 지원한다. 32비트 모드에서는 32비트 아키텍처에서 컴파일된 애플리케이션을 64비트 프로세서에서 수행할 수 있다.

파워5의 주요 특징
파워 아키텍처의 중요한 특징 중의 하나는 저전력 설계이다. 이는 진보된 RISC 설계 기술과 IBM만이 가진 칩 제조 기술, 즉 구리 배선이나 SOI(Silicon-On-Insulator) 등이 결합한 결과이다. 이러한 저전력 특징은 인터넷 데이터센터 등의 유지비용과도 직결되지만, 특히 임베디드 장치에 사용될 때 매우 중요한 역할을 한다. 저전력 설계는 파워5에 이르러 동적 전력 관리 기능, 즉 클럭 게이팅(clock gating)이 추가되면서 더 두각을 보인다.

파워4부터 파워 아키텍처에는 하나의 칩 위에 2개의 프로세서 코어가 장착된 SOC(System On Chip) 개념이 도입된다. 이는 IBM이 1998년부터 구체화해온 전략적이고 혁신적인 개념으로서 하나의 칩을 마치 하나의 SMP(Simultaneous Multi-Threading, 동시 멀티 쓰레딩) 시스템처럼 구성하여 프로세서간의 고속통신 및 데이터 공유에 있어 획기적인 향상을 이루어낸 개념이다.

파워5에서 구현되는 새로운 특징 중 가장 두드러지는 것은 SMT와 마이크로 파티셔닝(micro-partitioning)이다. SMT는 간단히 말해 하나의 프로세서가 2개의 데이터 쓰레드를 처리하도록 해주는 기능이다. 기존의 프로세서에서도 멀티쓰레딩이 가능했지만, 사실 그것은 하나의 시간대(tick, time slice)에서는 하나의 쓰레드만을 처리하는 것이었다.

그러나 SMT를 구현하게 되면 하나의 시간대에서 2개의 쓰레드를 동시에 처리할 수 있게 되어 논리적으로는 2개의 프로세서가 있는 것과 같은 효과를 볼 수 있게 된다. 이전의 기술로는 프로세서에 장착된 실행 유닛들을 불과 20～25%만을 사용할 수 있었으나 이 SMT로 인해 그 활용도를 크게 높일 수 있게 되었다. 이 기술은 인텔에서 먼저 하이퍼쓰레딩이라는 이름으로 선보였는데 내년에 64비트 CPU로는 출시될 차세대 아이테니엄에 구현될 예정이라고 한다.

<그림 2> SMT

마이크로 파티셔닝은 하나의 파워5 프로세서 코어를 10개까지 파티셔닝함으로써 기존의 LPAR(논리적 파티셔닝) 기능을 한층 더 발전시킨 것이다. 이는 IBM의 메인프레임에서나 가능하던 기술로서 시스템 자원 활용을 극대화하는 것데 필수적인 기술이며, 하드웨어적인 보드/셸 단위의 파티셔닝만 가능한 타 프로세서와는 확연히 차이를 보여주는 부분이라고 할 수 있다.

아이테니엄과의 비교
파워 아키텍처의 근간을 이루는 RISC에 대해서 잠깐 언급하도록 하자. 그러자면 우선 CISC와의 차이에 대해 살펴봐야 한다. 초기 프로세서는 거의 모든 인스트럭션을 프로세서 하드웨어에 구현해 놓았다. 즉 어떤 특정 동작이 필요하다면 그 동작을 인스트럭션 셋으로 프로세서 하드웨어에 구현해 놓는 것이다. 이 구조가 IBM 메인프레임은 물론, 인텔의 x86 아키텍처에도 그래도 적용되어 있는 CISC(Complex Instruction Set Computing)이다. CISC의 특징은 모든 것이 하드웨어적으로 처리되다보니 상대적으로 프로세서 코어 부분이 크고 복잡하며, 설계 또한 어려운 단점이 있었다. 따라서 새로운 프로세서를 개발하는 비용이 과다해지는 어려움이 있었다.

RISC(Reduced Instruction Set Computing)에서는 이러한 단점을 보완하여 자주 사용되는 주요 인스트럭션 셋만을 남기고 나머지 자주 사용되지 않는 것들은 소프트웨어적으로 에뮬레이션하기로 하고 모두 없애는 방식을 채택했다. 이로 인해 프로세서 코어 부분이 작아져서 남는 공간에 캐시 등을 많이 장착할 수 있게 되었고, 개발비용 또한 크게 감소되었다.

CISC와 RISC의 장단점에 대해서는 RISC 등장 초기에 열띤 공방이 있었으나 이제는 이러한 논란이 많이 잠잠해진 편이다. 그 이유는 어느 한쪽의 우월성이 입증되었기 때문이라기보다는 양자가 서로를 닮아가고 있어 그 구분이 모호해지고 있기 때문이다(CISC는 점차 인스트럭션 셋을 줄여가고 있고, RISC는 반대로 늘려가고 있다).
인텔의 경우 CISC 아키텍처인 제온 프로세서의 확장성에 한계를 느끼고 있었고, 더군다나 32비트의 제약 사항을 극복해야만 했다. 그를 위해 채택한 것이 EPIC(Explicitly Parallel Instruction Computing) 아키텍처이다. EPIC 아키텍처는 1980년대부터 본격적으로 연구되기 시작한 VLIW(Very Long Instruction Word)의 연장선에서 정의된 새로운 아키텍처이며, 이를 제품화한 것이 아이테니엄이다.

VLIW는 프로세서 파이프라인의 병렬화를 위한 아키텍처 중에서 수퍼스칼라와 경합을 벌이던 아키텍처이다. 현재 RISC 계열의 모든 프로세서를 포함한 대부분의 상용 프로세서는 모두 수퍼스칼라 방식을 채택하고 있으므로 VLIW와 수퍼스칼라의 경쟁은 수퍼스칼라가 우위를 점하고 있다고 할 수 있다. 현재 VLIW 방식의 프로세서는 멀티미디어 등의 용도에 일부 사용되고 있다.

수퍼스칼라는 여러 개의 실행 유닛(execution unit)을 동원하여 한 클럭 사이클에 여러 개의 인스트럭션을 수행할 수 있는 아키텍처이다. 수퍼스칼라는 흔히 2세대 RISC로 불리기도 한다. 이에 비해 VLIW는 먼저 프로그램 인스트럭션을 컴파일러나 pre-processor가 여러 개의 기본 동작으로 나누어 이를 병렬로 처리하는 방식이다. 좀 더 간단히 설명하면 수퍼스칼라는 인스트럭션의 운영을 하드웨어 레벨에서 처리해주고, VLIW는 대부분을 컴파일러에 크게 의존한다. CISC의 경우는 극단적으로 하드웨어에 의존한다고 할 수 있다. <그림 3>을 보면 RISC 계열은 CISC 계열이나 EPIC 계열에 비해 하드웨어 및 컴파일러의 기능을 균형 있게 사용하는 것을 볼 수 있다.

<그림 3> 프로세서 아키텍처 계열간 비교

이 특징은 EPIC 계열인 인텔 아이테니엄과 비교할 때 두드러진다. 아이테니엄은 컴파일러에 과도하게 의존하여 스케쥴링이 정적이고 컴파일러에 의한 공격적인 speculation(저장되지 않은 데이터를 미리 메모리에 끌어옴으로써 메모리 레이턴시를 줄이는 기법)이나 branch predication(조건문을 만나 병렬처리가 불가능할 때, 조건문의 양쪽 흐름을 모두 연산하고 나서 나중에 맞는 흐름의 값만을 취하는 기법) 등의 기법을 사용한다.

그 결과 일부 성능 개선이 있을 수도 있지만 예외 현상이 발생할 경우 오히려 성능이 떨어질 수도 있고, 이 모든 처리가 컴파일러에 의해 처리되므로 동적으로 일어나는 상황에 대처하지 못하고 코드 프로파일링을 거쳐 최적화를 해야만 한다. 무엇보다도 하드웨어 자원을 과다하게 사용하므로 같은 크기의 자원을 장착한 경우 RISC 계열보다 성능이 떨어지게 된다는 단점이 있다.

이에 비해, 파워는 고전적인 비순차 실행(out-of-order execution) 및 branch prediction(조건문을 만나 병렬처리가 불가능할 때 프로그램의 기존 거동으로부터 어느 흐름이 선택될 지 예측하여 그 흐름을 계산하는 기법)을 사용한다. 특히 이러한 처리는 하드웨어적으로 처리되므로 동적인 처리가 가능하다.

파워 프로세서 로드맵
IBM은 현재까지 파워 프로세서 로드맵에 맞춰 약속된 시기에 새로운 프로세서를 선보이고 있으며, 이미 파워5 이후의 차세대 프로세서인 파워5+와 파워6에 대한 로드맵을 제시하고 있다. 아직 파워5+나 파워6가 어떤 구체적인 장점을 보여줄 지에 대해서는 발표하진 않았지만 클럭 스피드의 증대와 칩 다이의 크기 축소 등을 통해 구리 배선, SOI, 저-k 유전체(low-k dielectric), 인장 실리콘(strained silicon) 등의 기술력을 보여주고 있다.

또한 IBM은 파워 아키텍처 자체의 저변 확대를 위해 전략적으로 노력해오고 있다. 파워는 중대형 서버에 장착되는 프로세서 아키텍처라고 일반적으로 알려져 있지만 사실은 꼭 그렇지 않다. IBM 파워는 자동차 제어장치, GPS 등 임베디드 장치부터 시작하여 대형 서버에 이르기까지 전체 산업계에 사용되는 범용 아키텍처이다. 가령 대표적인 파워PC 라이선스 업체 중 하나인 모토로라는 휴대폰, 자동차, GPS 등의 디지털 신호 처리에 파워 기술을 사용하고 있으며, 저장장치 업체인 EMC에서는 그 회사의 대표적 저장 장치 제품인 Symmetrix disk controller에 파워 기술을 사용했다. 또한 닌텐도의 게임 콘솔인 게이큐브, 소니의 플레이스테이션2, MS의 X박스 차기 모델 등 가정용 기기에도 파워 기술이 사용되고 있다.

이는 IBM의 오래된 전략적 노력 중 결정적인 부분이다. HP의 아이테니엄/윈도우 전략이나 썬의 울트라스팍/솔라리스 전략과는 달리, IBM은 다양한 운영 환경을 위한 기업 컴퓨팅 솔투션의 제공자가 되기 위한 노력을 해왔다. IBM은 독자적인 OS인 AIX나 i5/OS 외에도 리눅스 및 iSeries 솔루션 상의 윈도우처럼 다양한 솔루션을 제공하고 있다. 특히 파워와 리눅스를 결합하여 소형 워크스테이션부터 블레이드 환경 및 대형 서버군에 이르기까지 상업용 애플리케이션은 물론 HPC와 그리드를 위한 범용 32/64비트 환경을 제공한다.

IBM은 올해부터 ‘파워 에브리웨어(Power Everywhere)‘라는 구호를 앞세우고 파워 아키텍처의 저변 확대에 적극적으로 나서고 있다. 올해 초 파워 아키텍처 자체를 오픈 소프트웨어처럼 협력사와 개발자 등에게 공개하기로 결정한 것이 그 대표적인 예이다.

IBM은 주문형 칩과 ASIC을 공급하고 있는데, 이들은 파워 아키텍처의 필수적인 구성 요소이다. IBM은 협력사들이 설계 단계부터 시작하여 임베디드된 메모리, 피키지, 코어 및 완성형 제품에 이르기까지 ASIC을 만들 수 있도록 도와주고 있으며, 독립 업체들이 프로세서 및 네트워크, 소비자 제품 등에 대한 지적재산권을 창조하고 소유할 수 있도록 해주고 있다. 사실, 이들 ASIC 중 많은 수에 파워 코어가 사용되고 있다. IBM이 프로세서 코어 부분의 표준 기능을 성능 등에 대해 최적화해 놓았기 때문에 협력사는 그 위에 부가될 독특한 가치와 그를 이용한 혁신적 제품 개발에만 전념할 수 있다. @

* 이 기사는 ZDNet Korea의 자매지인 마이크로소프트웨어에 게재된 내용입니다.